WMCMはAppleシリコンの大型化に歯止めをかけられるか
冒頭で解説したWMCMは、その課題を解決するための一手段だ。増大し続けるシリコンダイを複数に分割し、それぞれに最適なプロセスを用いてダイを製造する。WMCMは、これを１つのパッケージに実装する技術だ。
ただし、WMCMのような手法は他社では早くから導入されている。たとえば、IntelのFoverosテクノロジーはその１つだ。最新の「Panther Lake」プロセッサでは、CPUやNPUと周辺回路を「Compute Tile」に集約して最先端のIntel 18Aで製造されている。
一方、GPUとグラフィック回路は「Graphics Tile」としてTSMC N3Pで製造される。さらに、それ以外の回路は「Platform Controler Tile」として、枯れたプロセスであるN6で、それぞれ別のダイ（Intelではこれをタイルと呼ぶ）として製造される。
これを「Base Tile」と呼ばれる巨大なシリコンインターポーザ上に搭載したうえで、ワンパッケージに収めている。この手法は究極のWMCMとも言える非常にコストの掛かる製法だが、プロセッサの設計からパッケージングまでの全行程を自社内で完結できるIntelならではの力業だ。
画像：Intel
画像：Intel
一方で、同じアプローチを採ることはAppleにとっては難しい。その理由の１つが、前述したAppleシリコンの特徴であるUMAという構造によるものだ。ダイを複数に分けるということは、従来統合されていた機能を２つ（以上）に分割することを意味する。
問題になるのはその切り口、すなわち分割点をどこにするかだ。チップ全体の性能を維持するためには、分割点は帯域が狭く、かつ遅延（レイテンシ）が問題にならない場所を選ぶ必要がある。しかしUMAは、メモリとファブリックを中心にさまざまな処理ユニットが周りを取り囲む構造なのだ。
いずれかの処理ユニットを分離すると、そのユニットからのメモリアクセスが細く遠くなるため、性能に直接影響を及ぼしてしまう。したがってAppleシリコンでは、CPUやGPU、NPUなどをメモリとファブリックから切り離すことは得策ではない。
この点がGPUを単なるインターフェイスとして扱ってきた他社プロセッサとの大きな違いであり、シリコン上で大きな面積を占めるGPUをメインダイから切り離せない原因となっている。
では、Appleがもしダイを分割するとしたらどこが分かれ目になるのか。設計上の核心に踏み込む。
